Electronic device and method for state retention

Dispositif électronique et procédé de maintien d'état

Abstract

An electronic device (10) comprising a set of two or more scan chains (C0, C1) and a memory unit (MEM) is described. Each of the scan chains (C0, C1) has an input end and an output end, which are opposite ends of the respective scan chain, and each of the scan chains (C0, C1, C2) comprises a sequence of stateful elements (F3, F2, F1, F0) connected in series between the input end and the output end, and each of the scan chains (C0, C1) is arranged to hold a string (ABCDEFGH; IJKLMN) having a length identical to the length of the respective scan chain (C0; C1), namely identical to the number of stateful elements of the chain. The strings of the scan chains (C0, C1 ) are shifted in parallel from the scan chains (C0, C1) into the memory unit (MEM) via the respective output ends in a store operation (S1— S8) and back from the memory unit (MEM) into the respective scan chains (C0, C1) via the respective input ends in a restore operation (S9—S16). The store operation and the restore operation each comprise at least NO elementary downstream shift operations. The set of scan chains (C0, C1) includes a short chain (C1) and a detour chain (C0; C1), wherein the short chain (C1) has a length N1 shorter than NO, and the electronic device (10) comprises a buffer chain (B1) with a length of K = N0 - N1, which has an input end and an output end, which are opposite ends of the buffer chain (B1), with the output end of the short chain (C0) connected or connectable to the input end of the buffer chain (B1 ) and the output end of the buffer chain (B1) connected or connectable to the memory unit (MEM). The buffer chain (B1) is provided at least partly by the detour chain (C0; C1). A method of operating the electronic device (10) is also proposed.
L'invention concerne un dispositif électronique (10) comprenant un ensemble de deux chaînes de balayage ou plus (C0, C1) et une unité de mémoire (MEM). Chacune des chaînes de balayage (C0, C1) comprend une extrémité d'entrée et une extrémité de sortie qui sont les extrémités opposées de la chaîne de balayage respective, chacune des chaînes de balayage (C0, C1, C2) comprend une séquence d'éléments à états (F3, F2, F1, F0) reliés en série entre l'extrémité d'entrée et l'extrémité de sortie, et chacune des chaînes de balayage (C0, C1) est agencée pour maintenir une chaîne (ABCDEFGH, IJKLMN) présentant une longueur identique à celle de la chaîne de balayage respective (C0; C1), essentiellement identique au nombre d'éléments d'états de la chaîne. Les suites de chaînes de balayage (C0, C1 ) sont décalées en parallèle à partir des chaînes de balayage (C0, C1) dans l'unité de mémoire (MEM) via les extrémités de sortie respectives pendant une opération de stockage (S1— S8) et renvoyées de l'unité de mémoire (MEM) dans les chaînes de balayage respectives (C0, C1) via les extrémités d'entrée respectives pendant une opération de restauration (S9—S16). L'opération de stockage et l'opération de restauration comprennent au moins des opérations de décalage aval élémentaires NO. Les suites de chaînes de balayage (C0, C1) comprennent une chaîne courte (C1) et une chaîne de détour (C0; C1), la chaîne courte (C1) ayant une longueur N1 inférieure à NO, et le dispositif électronique (10) comprenant une chaîne tampon (B1) d'une longueur K = N0 - N1 dotée d'une extrémité d'entrée et d'une extrémité de sortie qui sont les extrémités opposées de la chaîne tampon (B1), l'extrémité de sortie de la chaîne courte (C0) étant ou pouvant être reliée à l'extrémité d'entrée de la chaîne tampon (B1 ) et l'extrémité de sortie de la chaîne tampon (B1) étant ou pouvant être reliée à l'unité de mémoire (MEM). La chaîne tampon (B1) est utilisée au moins partiellement par la chaîne de détour (C0, C1). L'invention concerne également le fonctionnement du dispositif électronique (10).

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (5)

    Publication numberPublication dateAssigneeTitle
    US-2004081208-A1April 29, 2004Huan-Yung TsengCircuit for control and observation of a scan chain
    US-2012151288-A1June 14, 2012International Business Machines CorporationCreating Scan Chain Definition from High-Level Model Using High-Level Model Simulation
    US-6370664-B1April 09, 2002Agere Systems Guardian Corp.Method and apparatus for partitioning long scan chains in scan based BIST architecture
    US-6848067-B2January 25, 2005Hewlett-Packard Development Company, L.P.Multi-port scan chain register apparatus and method
    US-7010735-B2March 07, 2006International Business Machines CorporationStuck-at fault scan chain diagnostic method

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle